○発表のポイント：
◆結晶化酸化物半導体の形成技術を開発し、トランジスタの高性能化・高信頼性化を実現した。
◆同技術によりゲートオールアラウンド型酸化物半導体トランジスタを開発した。
◆半導体の高集積化とそれによる高機能化により、ビッグデータを利活用する社会サービスの展開が期待される。

○発表概要：
　東京大学 生産技術研究所 小林 正治 准教授と、奈良先端科学技術大学院大学　先端科学技術研究科 物質創成科学領域 浦岡 行治 教授、髙橋 崇典 助教らによる共同研究グループは、原子層堆積法（注1）を用いて結晶化した酸化物半導体を形成する技術を開発し、トランジスタの高性能化と高信頼性化を実現しました。さらに同技術を用いてゲートオールアラウンド型酸化物半導体トランジスタの開発に成功しました（図1）。

図1：試作したゲートオールアラウンド型酸化物半導体トランジスタの模式図と断面透過型顕微鏡

　酸化物半導体のトランジスタはこれまでフラットパネルディスプレイに用いられてきました。酸化物半導体は、低温で形成可能で、高性能であることから、現在、半導体の集積回路への応用の期待が高まっています。酸化物半導体を集積回路のトランジスタとして用いるには、トランジスタの微細化が可能であることが必須ですが、従来のアモルファス酸化物半導体では微細化に必要なゲートオールアラウンド構造の実現が困難でした。本研究では、原子層堆積法により結晶化酸化物半導体を形成する技術を開発し、ゲートオールアラウンド構造の酸化物半導体トランジスタのプロセス技術を開発、高性能で高信頼性なデバイス特性を実現しました。
　本技術により、半導体のさらなる高集積化とそれによる高機能化が可能になり、ビッグデータを利活用する社会サービスの展開が期待されます。

○発表者コメント：小林 正治 准教授の「もしかする未来」

この研究を始めたきっかけは、半導体の三次元集積化技術のために薄膜で高性能・高信頼性な半導体材料を模索していた際、フラットパネルディスプレイで用いられている酸化物半導体に出会ったことがきっかけでした。シリコンでは実現できない機能を実現できる酸化物半導体を用いたトランジスタにおいて微細化可能性を示した点に価値があると考えています。今後は量産可能な製造技術へ高めることを目指して研究を進めていきます。

○発表内容：
〈研究の背景〉
　データセンターやIoTエッジデバイス（注2）をインフラとしてビッグデータを利活用した社会サービスが日々創造されています。そのための基盤となるコンピューティング技術の中核をなす半導体は、大規模集積化が進められており、現在、三次元集積化により、さらなる高集積化と高機能化が進もうとしています。従来のシリコン基板上に形成される半導体集積回路の配線層にトランジスタを形成することで、高機能回路を三次元積層して高集積化することができます。そのためには低温で形成できる半導体材料が必要であり、また、その材料を用いたトランジスタは高集積化のために微細化しても高性能・高信頼性を有する必要があります。酸化物半導体は、低温で形成可能で、高性能であることから、現在、半導体の集積回路への応用の期待が高まっています。酸化物半導体を集積回路のトランジスタとして用いるには、トランジスタの微細化が可能であることが必須ですが、従来のアモルファス酸化物半導体では微細化に必要なゲートオールアラウンド構造の実現が困難でした。

〈研究の内容〉
　東京大学 生産技術研究所 小林 正治 准教授と、奈良先端科学技術大学院大学 先端科学技術研究科 物質創成科学領域 浦岡 行治 教授、髙橋 崇典 助教らによる共同研究グループは、結晶化酸化物半導体の形成技術を開発しました。具体的には原子層堆積法で酸化物半導体InGaOx(IGO)のナノ薄膜を成膜し、熱処理を行うことで平坦かつ均一に結晶化したIGOの形成技術を開発し、トランジスタの高性能化・高信頼性化が可能となりました。次に同技術を用いてIGOのナノ薄膜と犠牲層の間に高いエッチング選択比を実現し、ゲートオールアラウンド型酸化物半導体トランジスタのプロセスを開発し試作・評価しました。その結果、オン電流326μA/μm（電源電圧1.2V）、トランスコンダクタンス689μS/μmを有し、ノーマリーオフ動作する、世界最高性能のゲートオールアラウンド型酸化物半導体トランジスタを実現しました（図2）。また、バイアスストレス閾値電圧シフト（注3）も単一ゲートトランジスタに対して大幅に改善し、高信頼性も実現しました（図3）。

図2：ゲートオールアラウンド(GAA)型酸化物半導体の(a)ドレイン電流-ゲート電圧特性、(b)トランスコンダクタンス（黒がInOx、赤がInGaOxをチャネルとしたトランジスタ）

図3：ゲートオールアラウンド(GAA)型酸化物半導体のバイアスストレス閾値電圧シフト（黒がInOx、赤がInGaOxをチャネルとしたトランジスタであり、比較のため単一ゲート(BG)のトランジスタのデータも示す）

〈今後の展望〉
　本研究により、微細化可能で大規模集積可能な酸化物半導体トランジスタの実現可能性が高まりました。今後は、量産可能な製造技術として必要なプロセス技術の開発を行うとともに、特性ばらつきの評価と改善等に取り組んでいきます。本技術により、半導体のさらなる高集積化とそれによる高機能化が可能となり、エネルギー効率の高いコンピューティングを実現することによって、ビッグデータを利活用する社会サービスの展開が期待されます。

○発表者：
東京大学
　生産技術研究所
　　小林 正治 准教授
　　平本 俊郎 教授
　　更屋 拓哉 助手

　大学院工学系研究科
　　チェン アンラン 博士課程
　　パク キウン 博士課程
　　坂井 洸太 博士課程

奈良先端科学技術大学院大学 先端科学技術研究科 物質創成科学領域
　　浦岡 行治 教授
　　髙橋 崇典 助教

産業技術総合研究所
　　上沼 睦典 主任研究員
　　ファン スンビン 研究員

○論文情報：
〈シンポジウム名〉2025 Symposium on VLSI Technology and Circuits
〈題名〉A Gate-All-Around Nanosheet Oxide Semiconductor Transistor by Selective Crystallization of InGaOx for Performance and Reliability Enhancement
〈著者名〉Anlan Chen, Ki-woong Park, Kota Sakai, Sunbin Hwang, Xingyu Huang, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, and Masaharu Kobayashi

○研究助成：
本研究は、JST CREST「三次元集積メモリデバイスに向けたナノシート酸化物半導体(JPMJCR23A3)」、JST ASPIRE「最先端原子層プロセス国際共同研究ネットワークの構築（23836464）」、科研費「酸化物半導体が駆動する次世代強誘電体メモリデバイスの大規模集積化に関する研究（24H00309）」、TSMC Advanced Semiconductor Research Projectの支援により実施されました。

○用語解説：
（注1）原子層堆積（ALD）法
　原子層堆積法は、従来の化学気相成長法の一種であり、反応プリカーサをパルス状に短時間チャンバーに供給し、成膜するウェハ上に単分子層飽和させ、次に酸化剤となる水や酸素などをパルス状に短時間供給し、飽和された分子層を酸化して原子層の酸化物を形成する。この過程を繰り返すことで原子層毎に成膜することができる方法である。平面での成膜はもとより三次元構造でも、ローディング効果が小さく均一な成膜ができることが特長である。

（注2）IoTエッジデバイス
　例えば工場では大量の小型センサーデバイスが配置されており、工場の様々なプロセスデータを取得してサーバーに送り出している。このように様々な環境の場所にコンピューティングデバイスが配置されネットワークに接続されている状況をInternet-of-Things（IoT）とよび、そのデバイスをIoTエッジデバイスと呼ぶ。

（注3）バイアスストレス閾値電圧シフト
　トランジスタのゲートにバイアス電圧を継続的に印加していくと、半導体中または半導体とゲート絶縁膜の界面に電荷が捕獲されることによって、トランジスタが導通状態になるために必要なゲート電圧である閾値電圧が徐々にシフトしてしまう現象が観測されることがある。この閾値電圧シフトのことを指す。

○問い合わせ先：
〈研究に関する問い合わせ〉
東京大学 生産技術研究所
准教授 小林 正治（こばやし まさはる）
Tel：03-5452-6813
E-mail：masa-kobayashi（末尾に"@nano.iis.u-tokyo.ac.jp"をつけてください）

奈良先端科学技術大学院大学 先端科学技術研究科 物質創成科学領域
教授 浦岡 行治（うらおか ゆきはる）
Tel：0743-72-6060　
E-mail：uraoka（末尾に"@ms.naist.jp"をつけてください）

〈報道に関する問い合わせ〉
東京大学 生産技術研究所 広報室
Tel：03-5452-6738
E-mail：pro （末尾に"@iis.u-tokyo.ac.jp"をつけてください）

奈良先端科学技術大学院大学 企画総務課 渉外企画係
Tel：0743-72-5026/5063　
E-mail：s-kikaku（末尾に"@ad.naist.jp"をつけてください）